2018年 発表文献

(最終更新: 2020年10月19日)

論文誌

  1. Junji Yamada, Ushio Jimbo, Ryota Shioya, Masahiro Goshima, and Shuichi Sakai:
    Bank-Aware Instruction Scheduler for a Multibanked Register File,
    IPSJ Journal of Information Processing, Vol. 26, No. , pp. 696—705 (2018).
    DOI: 10.2197/ipsjjip.26.696
  2. Keita Doi, Ryota Shioya, and Hideki Ando:
    Performance Improvement Techniques in Tightly Coupled Multicore Architectures for Single-Thread Applications,
    IPSJ Journal of Information Processing, Vol. 26, No. , pp. 445—460 (2018).

国際会議

  1. Hidetsugu Irie, Toru Koizumi, Akifumi Fukuda, Seiya Akaki, Satoshi Nakae, Yutaro Bessho, Ryota Shioya, Takahiro Notsu, Katsuhiro Yoda, Teruo Ishihara, and Shuichi Sakai:
    STRAIGHT: Hazardless Processor Architecture without Register Renaming,
    IEEE/ACM International Symposium on Microarchitecture (MICRO 51), pp. 121—133 (2018).
    DOI: 10.1109/MICRO.2018.00019
    < PDF >
  2. Shinji Sakai, Taishi Suenaga, Ryota Shioya, and Hideki Ando:
    Rearranging Random Issue Queue with High IPC and Short Delay,
    IEEE International Conference on Computer Design (ICCD 36), pp. 123—131 (2018).
    DOI: 10.1109/ICCD.2018.00027
  3. Tomoki Tajimi, Masaki Hayashi, Yuki Futamase, Ryota Shioya, Masahiro Goshima, and Tomoaki Tsumura:
    Isolation-Safe Speculative Access Control for Hardware Transactional Memory,
    IEEE International Conference on Electronics Circuits and Systems (ICECS 2018), pp. 517—520 (2018).
    DOI: 10.1109/ICECS.2018.8618020
  4. Yuki Futamase, Masaki Hayashi, Tomoki Tajimi, Ryota Shioya, Masahiro Goshima, and Tomoaki Tsumura:
    An Analysis and a Solution of False Conflicts for Hardware Transactional Memory,
    IEEE International Conference on Electronics Circuits and Systems (ICECS 2018), pp. 529—532 (2018).
    DOI: 10.1109/ICECS.2018.8617977
  5. Yasumasa Chidai, Kojiro Izuoka, Ryota Shioya, Masahiro Goshima, and Hideki Ando:
    A Tightly Coupled Heterogeneous Core with Highly Efficient Low-Power Mode,
    International Conference on Architecture of Computing Systems (ARCS 31) (Springer), pp. 211—224 (2018).
  6. Ushio Jimbo, and Ryota Shioya and Masahiro Goshima:
    Application of Timing Fault Detection to Rocket Core on FPGA,
    International Workshop on Computer Systems and Architectures (CSA), pp. — (2018).

口頭発表

  1. 神保潮, 塩谷亮太, 五島正裕:
    動的タイム・ボローイングを可能にするクロッキング方式のプロセッサへの適用,
    情報処理学会研究報告 2018-ARC-232, (2018).
  2. 松尾玲央馬, 塩谷亮太, 安藤秀樹:
    パイプライン構造の動的制御による命令フェッチ・スループットの向上,
    情報処理学会研究報告 2018-ARC-232, (2018).
  3. 李虹希, 塩谷亮太, 安藤秀樹:
    SRAMの電力/遅延シミュレータCACTIへのシングルエンド方式の対応,
    情報処理学会研究報告 2018-ARC-232, (2018).
  4. 多治見知紀, 二間瀬悠希, 林昌樹, 塩谷亮太, 五島正裕, 津邑公暁:
    トランザクショナルメモリにおける分離性を緩和するスケジューリング手法,
    情報処理学会研究報告 2018-ARC-231, pp. 1—6 (2018).
    (情報処理学会 システム・アーキテクチャ研究会 (ARC) 若手奨励賞)
  5. 二間瀬悠希, 多治見知紀, 塩谷亮太, 五島正裕, 津邑公暁:
    トランザクショナルメモリにおける競合誤検出の影響調査とその改善手法,
    情報処理学会研究報告 2018-ARC-231, pp. 1—6 (2018).
    (電子情報通信学会 コンピュータシステム研究会 (CPSY) 優秀若手発表賞)
  6. 林昌樹, 二間瀬悠希, 多治見知紀, 塩谷亮太, 五島正裕, 津邑公暁:
    最適な並行性制御を適用するコード生成手法の検討,
    情報処理学会研究報告 2018-ARC-230, No. 12, pp. 1—6 (2018).
  7. 林昌樹, 二間瀬悠希, 多治見知紀, 塩谷亮太, 五島正裕, 津邑公暁:
    トランザクショナルメモリとロックを併用する並行性制御手法,
    Cross-disciplinary Workshop on Computing Systems, Infrastructures, and Programming (xSIG), (2018).
    (Outstanding B4 Student Award)

受賞（共著者によるものを含む）

  • 電子情報通信学会 コンピュータシステム研究会 優秀若手発表賞, 情報処理学会 システム・アーキテクチャ研究会 若手奨励賞（同時受賞）
    受賞者: 松尾 玲央馬
    論文: “パイプライン構造の動的制御による命令フェッチ・スルーフプットの向上” (2018)
  • 情報処理学会 システム・アーキテクチャ研究会 若手奨励賞
    受賞者: 李 虹希（名大）
    論文: “SRAMの電力/遅延シミュレータCACTIへのシングルエンド方式の対応” (2018)
  • 情報処理学会 システム・アーキテクチャ研究会 若手奨励賞
    受賞者: 多治見 知紀（名工大）
    論文: “競合アクセスを投機的に許可するトランザクショナルメモリの検討” (2018)
  • 電子情報通信学会 コンピュータシステム研究会 優秀若手発表賞
    受賞者: 二間瀬 悠希（名工大）
    論文: “トランザクショナルメモリにおける競合誤検出の影響調査とその改善手法” (2018)
  • The 2nd cross-disciplinary Workshop on Computing System, Infrastructures, and Programming (xSIG 2018) Outstanding B4 Student Award
    受賞者: 林 昌樹（名工大）
    論文: “トランザクショナルメモリとロックを併用する並行性制御手法” (2018)